Skip to content Skip to sidebar Skip to footer
Home / elektro digital / percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP

Elektronika digital : Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP

By ADMIN
PERCOBAAN 6

6.1 JUDUL    :
                        ‘D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP                    
6.2 TUJUAN   :
                        - Mahasiswa dapat memahami kerja dari ‘D’Flip-flop dan ‘J-K’ Flip-flop.
6.3 LANDASAN TEORI :
Input-input FLIP – FLOP dibedakan menjadi dua macam yaitu : input sinkron dan input asinkron. Input sinkron pengaruhnya terdapat output disinkronkan (bersamaan) dengan pulsa input clock aktif, sedangkan input asinkron pengaruhnya terhadap output langsung (tidak disinkronkan oleh pulsa input clock).
Jenis IC Flip-flop yang ada adalah ‘D’ dan ‘J-K’ Flip-flop.Simbol dan tabel kebenaran ‘D’ Flip-flop adalah sebagai berikut :


Sedangkan untuk simbol dan tabel kebenaran ‘J-K’ Flip-flop adalah seperti di bawah ini :


Pada percobaan ini akan dilihat pengaruh input sinkron dan input asinkron terhadap output Flip-flop.

6.4 DAFTAR ALAT :
1.      Catu daya
2.      Multi tester
3.      Function generator
4.      Osciloscope
5.      Jemper penghubung
6.      Proto Board
7.      IC 7474 – 1 buah
IC 7476 – 1 buah
8.      Kabel BNC to BNC
9.      Kabe BNC to Banana

6.5 LANGKAH PERCOBAAN :
1.        Buatlah rangkaian seperti gambar 6-a
GAMBAR Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP
Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP

Gambar 6-a : D Flip Flop

2.        Atur function generator untuk pulsa kotak sebesar 5 Volt dengan frekuensi 1 KHz
3.        Hubungkan output generator fungsi ke input rangkaian.
4.        Lihat bentuk pulsa dan output rangkaian dengan menggunakan oscilloscope (gambar kedua pulsa).
5.        Hitung berapa besar frekuensi outputnya.
6.        Hubungkan input – CL (Clear) ke ground dan gambarkan outputnya.
7.        Lepaskan input – CL dari ground,hubungkan input – PR (preset/set) ke ground dan gambarkan outputnya.
8.        Buatlah rangkaian seperti pada gambar 6-b.
GAMBAR Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP
Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP

Gambar 6-b JK Flip Flop

9.        Ulangi langkah 2 sampai langkah 7.
10.    Rencanakan rangkaian pembagi 3 frekuensi dan buatlah rangkaian tersebut.Tunjukkan kerjannya pada instruktur.
6.6 HASIL PERCOBAAN
            1. ‘D’ FLIP-FLOP (Positif going end)
GAMBAR Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP
Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP

            Finput  = 1,05 Khz                     Vinput  = 5V
            Foutput = 2,01 Khz                     Voutput = 5V
2. JK-FLIPFLOP (negative going end)
GAMBAR Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP
Percobaan D’ FLIP-FLOP dan ‘J-K’ FLIP-FLOP

            Finput  = 1,01 Khz                     Vinput  = 5,01V
            Foutput = 548,3 hz                      Voutput = 5,01V
6.7 ANALISA DATA
            Pada IC 7474 merupakan IC yang di dalamnya berisi rangkaian D flip-flop, rangkaian ini bersifat positif going end, yaitu mengalami perubahan bentuk logic saat clock positif. Sehingga frekuensi output menjadi dua kali lipat dari frekuensi output. Saat input clear dan preset berlogic 1 maka akan menghasilkan output togle.
            Pada percobaan selanjutnya yaitu membuktikan J-K flip-flop, rangkaian J-K flipflop bersifat negative going end, yaitu mengalami perubahan logic saat clock negative. Sehingga frekuensi output menjadi setengah kali frekuensi input. Hal tersebut berbnading terbalik dengan D flipflop. J-K flip-flop mempunyai 2 input yaitu J dan K dan output Q serta kebalikan Q (Qnot). Jika output Q=0 maka Qnot=1, dan sebaliknya.

6.8 PERTANYAAN :
1.      Bagaimanakah pengaruh input –CL dan input –PR terhadap output flip-flop?
2.      Saat transmisi apakah input clock kedua flip flop tersebut aktif?
3.      Rangkaian gambar 6-c dan 6-b di atas dapat difungsikan sebagai rangkaian apa?
6.9 JAWABAN PERTANYAAN
1 . Input –CL berarti clear atau menormalkan kembali sinyal flip-flop seperti keadaan awal setelah catu daya dihidupkan. Sedangkan inout –PR berfungsi untuk mengaktifkan flip-flop.
2. Input kedua flip-flop tersebut akan aktif apabila transmisi aktif.
3. Rangkaian gambar 6-c sebagai devided frequency dan 6-b dapat difungsikan sebagai rangkaian counter seperti jam digital.

6.10 KESIMPULAN
            Berdasarkan hasil data yang didapatkan pada percobaan ini maka dapat kami simpulkan bahwa :
1.      D flip-flop merupakan delay flip-flop yang bersufat menyimpan memory, yang memiliki 1 input yaitu D.
2.      Pada D flip-flop jika input CL dan PR=1 maka menghasilkan output togle
3.      JK flip-flop memiliki 2 input  yaitu J dan K, bersifat negative going end yang menghasilkan frekuensi output setengah kali dari frekuensi input. Serta output Q dan Q’

4.      D flip-flop dan J-K flip-flop terbukti kebenaranya sesuai teori

Untuk mendapatkan berita dan informasi tutorial, kesehatan, hiburan, otomotif, dan tentang islam bisa kunjungi  News And Talk